Modélisation en SystemC

Objectifs et présentation


Acquérir les basesde SystemC et connaître ses atouts pour la modélisation et la simulation de systèmes électroniques numériques. Connaître les fondements de la bibliothèque SystemC par rapport à C++.Cette formation cerne les avantages d''une méthode de conception des systèmes électroniques basés sur le SystemC.



Responsable


Alexis POLTI

Enseignant-chercheur au département Communications et Electronique de Télécom ParisTech. Il vient de l''industrie des set-top-box (hardware senior manager) et est responsable du module d''enseignement des systèmes embarqués robotique.


Participants et prérequis


Toute personne impliquée dans le développement de SoC (processeur dans un ASIC, FPGA), du chef de projet à l''ingénieur de développement logiciel ou matériel, et désireuse de connaître le potentiel de SystemC dans la méthodologie de conception.

Connaissance des opérateurs de la logique synchrone. Maîtrise d''un langage de description de matériel (Verilog ou VHDL).



Programme


Langages de description de matériel

• Historique et usage
• Niveaux de description
• Parallélisme et séquentialité, principes de la simulation événementielle

Introduction à SystemC

• Objectif et utilité de SystemC
• Organisation de la bibliothèque
• Structure des modèles

Étude d''exemples concrets

• Logique combinatoire
• Logique séquentielle
• Mémoire
• Environnement de simulation

Types de données

• Bits, vecteurs
• Entiers, décimaux
• Types divers

Descriptions structurelles

• Interfaces
• Canaux
• Ports
• Modules
  

Descriptions comportementales

• Événements
• Processus
• SC-METHOD et SC-THREAD
  

Utilisation pratique

• Contrôle des simulations
• Débogage
• Exercices

Synthèse et conclusion