Langage VHDL du Modèle au Matériel

Formation

À Paris

Prix sur demande

Appeler le centre

Avez-vous besoin d'un coach de formation?

Il vous aidera à comparer différents cours et à trouver la solution la plus abordable.

Description

  • Typologie

    Formation

  • Lieu

    Paris

  • Durée

    2 Jours

Objectifs: Maîtriser le langage VHDL. Pratiquer sur des plates-formes logicielles utilisées dans l'industrie afin d'en appréhender les performances et les limitations. Connaître les principaux écueils et savoir les contourner. Identifier les parties du langage destinées à la modélisation et celles réservées à la synthèse.

Les sites et dates disponibles

Lieu

Date de début

Paris ((75) Paris)
Voir plan
46 Rue Barrault, 75634 Cedex 13

Date de début

Consulter

À propos de cette formation

  Toute personne impliquée dans le développement de dispositifs numériques(ASIC, circuits logiques programmables, systèmes numériques), du chef de projetà l'ingénieur de développement, et désireuse de faire évoluer simplement etrapidement ses méthodes vers la spécification simulable et la synthèse. Des connaissances de base en programmation sont...

Questions / Réponses

Ajoutez votre question

Nos conseillers et autres utilisateurs pourront vous répondre

À qui souhaitez-vous addresser votre question?

Saisissez vos coordonnées pour recevoir une réponse

Nous ne publierons que votre nom et votre question

Les Avis

Le programme

Objectifs et présentation


Maîtriser le langage VHDL. Pratiquer sur des plates-formes logicielles utilisées dans l''industrie afin d''en appréhender les performances et les limitations. Connaître les principaux écueils et savoir les contourner. Identifier les parties du langage destinées à la modélisation et celles réservées à la synthèse.



Responsable


Jean-Luc DANGER

Directeur d''études, chef du groupe Systèmes Électroniques Numériques du département Communications et Électronique de Télécom ParisTech.



Participants et prérequis


Toute personne impliquée dans le développement de dispositifs numériques (ASIC, circuits logiques programmables, systèmes numériques), du chef de projet à l''ingénieur de développement, et désireuse de faire évoluer simplement et rapidement ses méthodes vers la spécification simulable et la synthèse.

Des connaissances de base en programmation sont nécessaires.



Programme


Introduction au langage VHDL

  • Historique du langage
  • Différents niveaux de description
  • Principes de la simulation événementielle
  • Unités de compilation
  • Organisation informatique des projets
  • Syntaxe (typologie, description structurelle et fonctionnelle, description parallèle et séquentielle)



Pratique

  • Prise en main des outils
  • Compilation
  • Edition de liens
  • Simulation
  • Description de stimuli
  • Analyse des résultats



Généricité et génération

Entrées/sorties

  • Fonctions de résolutions
  • Paquetages normalisés
  • Sous-ensemble de la syntaxe pour la synthèse
  • Pièges classiques à éviter



Pratique

  • Synchronisme et asynchronisme
  • Généricité et génération
  • Exemple d''une unité de traitement
  • Exemple de dispositif de contrôle



Synthèse et conclusion

Appeler le centre

Avez-vous besoin d'un coach de formation?

Il vous aidera à comparer différents cours et à trouver la solution la plus abordable.

Langage VHDL du Modèle au Matériel

Prix sur demande