Conception des Circuits ASIC

Objectifs et présentation


Découvrir les étapes d''un développement de processeur numérique dédié de type circuit intégré (ASIC) à partir d''un modèle en langage de description de matériel.

Les ASIC peuvent répondre à des contraintes fortes en performances, consommation et compacité. Il faut cependant maîtriser les méthodes et les outils permettant d''en tirer profit. Cette formation donne une vue d''ensemble du flot de conception. Elle propose une approche critique des outils par le biais d''exemples sur des plates-formes industrielles.



Responsable


Lirida NAVINER

Maître de conférences au département Communications et Electronique de Télécom ParisTech.



Participants et prérequis


Toute personne, du chef de projet au concepteur, impliquée dans le développement de dispositifs numériques sous forme d''ASIC et désireuse de faire évoluer ses méthodes vers la modélisation et la synthèse.

La connaissance des bases du langage VHDL ou du langage Verilog pour la synthèse logique est souhaitable pour tirer le meilleur profit de cette formation.



Programme


Contexte technologique

• Filières technologiques
• Processus de fabrication

Flot de conception ASIC

• Vue d''ensemble
• Langages de description de matériel
• Bibliothèques de cellules et de blocs IP
• Validation
• Back-end : floorplan, placement et routage
• Vitesse
• Consommation
• Test

Exemples

• Styles d''écriture VHDL / Synthèse logique
• Placement/Routage
• Optimisation de la consommation
• Insertion du test et de l''arbre d''horloge

Synthèse et conclusion