Processeurs de signaux et logique programmable

Formation

À Paris Cédex 03

Prix sur demande

Appeler le centre

Avez-vous besoin d'un coach de formation?

Il vous aidera à comparer différents cours et à trouver la solution la plus abordable.

Description

  • Typologie

    Formation

  • Lieu

    Paris cédex 03

  • Dates de début

    Dates au choix

Objectifs pédagogiques Compléter sa formation en électronique numérique. Programmer un processeur de signal (DSP) en C et en assembleur, pour réaliser des traitements en temps réel. Connaître les outils et les techniques de programmation de différents composants logiques programmables, principalement les FPGA, ainsi que les bases du langage VHDL.

Les sites et dates disponibles

Lieu

Date de début

Paris Cédex 03 ((75) Paris)
Voir plan
292 Rue Saint-Martin, 75141

Date de début

Dates au choixInscriptions ouvertes

Questions / Réponses

Ajoutez votre question

Nos conseillers et autres utilisateurs pourront vous répondre

À qui souhaitez-vous addresser votre question?

Saisissez vos coordonnées pour recevoir une réponse

Nous ne publierons que votre nom et votre question

Les Avis

Les matières

  • Logique

Le programme

Contenu

Processeur des signaux (DSP)
Architecture des DSP, différences par rapport aux microprocesseurs
Chaîne d'acquisition et de traitement du signal,
Programmation en virgule fixe, notions d'optimisation et de profiling
Le DSP Texas TMS320C6713 : architecture, carte de développement, outil de développement (Code Composer)
Mise en œuvre de filtrages numériques, synthèse directe de fréquence, modulation et démodulation en prenant en compte les contraintes temps réels.
Découverte et utilisation de Code Composer.

Logique programmable
Les familles de circuits logiques programmables (PROM, PAL, EPLD, FPGA).
La technologie propre à chaque famille. Les performances et les domaines d'utilisation.
Les outils de travail :
Saisie de schéma
Synthèse logique et langage VHDL
Simulation fonctionnelle et dynamique
Implémentation du circuit et test
Usage des outils XILINX.

Modalité d'évaluation

évaluation en continu des travaux pratiques et examen théorique à la fin de chaque partie FPGA/DSP.
En formation Hybride, 4 séances de regroupements obligatoires sont prévues.

Bibliographie

  • C. ALEXANDRE : Processeurs de signaux et logique programmable. 2 parties
  • JESSE H. JENKINS : Designing with FPGAs and CPLDs (Prentice Hall)
  • C. TAVERNIER : Circuits logiques programmables (Dunod)

Appeler le centre

Avez-vous besoin d'un coach de formation?

Il vous aidera à comparer différents cours et à trouver la solution la plus abordable.

Processeurs de signaux et logique programmable

Prix sur demande